PCA9517DP,118

Le PCA9517DP,118 est un répéteur CMOS I²C-Bus à traduction de niveau qui permet un décalage de niveau entre les applications I²C-bus ou SMBus basse tension et haute tension. Tout en conservant tous les modes de fonctionnement et fonctionnalités du système de bus I²C pendant les changements de niveau, il permet également l'extension du bus I²C en fournissant une mise en mémoire tampon bidirectionnelle pour les lignes de données (SDA) et d'horloge (SCL), ainsi permettant deux bus de 400pF. L'utilisation du répéteur permet au concepteur du système d'isoler deux moitiés d'un bus pour la tension et la capacité. Les broches SDA et SCL sont tolérantes aux surtensions et sont haute impédance lorsque le répéteur n'est pas alimenté. Les pilotes du port de bus B de 2,7 à 5,5 V se comportent un peu comme les pilotes de cet appareil, tandis que les pilotes de port de bus A à tension réglable conduisent plus de courant et éliminent la tension de décalage statique. Cela se traduit par un état bas sur le port-B se traduisant par un faible de près de 0 V sur le port-A qui s'adapte aux plus petites variations de tension de la logique de tension inférieure.

• Le buffer bidirectionnel isole la capacité et permet 400pF de chaque côté du composant
• Encombrement et remplacement fonctionnel
• Entrée d'activation du répéteur individuel active à l'état haut
• Entrée/Sortie à drain-ouvert
• Fonctionnement sans Lock-up
• Prend en charge l'arbitrage et l'étirement de l'horloge sur le répéteur
• Broches I2C haute impedance hors tension
• Les tests de verrouillage sont effectués selon les normes JEDEC et JESD78 qui dépasse 100mA