HEF4021BT,653

Le HEF4021BT est un registre à décalage statique 8 bits (convertisseur parallèle-série) avec une entrée de données série synchrone (DS), une entrée d'horloge (CP), une entrée de charge parallèle élevée active asynchrone (PL), huit entrées de données parallèles asynchrones ( D0 à D7) et les sorties parallèles bufférisé pour les trois derniers étages (Q5 à Q7). Chaque étage de registre est une bascule type D avec une entrée Set Direct (SD) et Clear Direct (CD). Les informations sur D0 à D7 sont chargées de manière asynchrone dans le registre tandis que PL est haut, indépendamment de CP et DS. Lorsque PL est bas, les données sont décalées vers la première position depuis DS et toutes les données dans le registre sont décalées d'une position vers la droite sur la transition bas vers haut sur CP. L'action Trigger de Schmitt rend l'entrée d'horloge très tolérante aux temps de montée et de descente plus lents. Il fonctionne sur une plage d'alimentation VDD recommandée de 3 à 15V référencé à VSS (généralement la masse). Les entrées non utilisées doivent être connectés à VDD, VSS ou une autre entrée.

• Supporte des temps de montée et descente lents
• Fonctionnement entièrement statique
• Caractéristiques de sortie symétriques, standardisées
• Complies avec le standard JEDEC JESD 13-B

Avertissements

La demande du marché pour ce produit a entraîné une augmentation des délais. Les dates de livraison peuvent fluctuer. Produit exempt de remises.