74HC595D,118

Le 74HC595D est un registre à décalage 8 bits entrée/série ou sortie parallèle avec des verrous de sortie et des sorties à 3 états. Le registre à décalage et le registre de stockage ont des horloges distinctes. Le composant dispose d'une entrée série (DS) et d'une sortie série (Q7S) pour permettre la mise en cascade et une entrée de réinitialisation asynchrone MR. Un état BAS sur MR réinitialisera le registre à décalage. Les données sont décalées sur les transitions basses vers hautes sur l'entrée SHCP. Les données dans le registre à décalage sont transférées vers le registre de stockage lors d'une transition basse vers haute sur l'entrée STCP. Si les deux horloges sont reliées ensemble, à chaque impulsion d'horloge le registre à décalage est en avance par rapport au registre de stockage. La donnée dans le registre de stockage apparaît sur la sortie lorsque la sortie entrée de validation (OE) est à l'état BAS. Un état haut sur OE les sorties à l'état OFF en haute impédance. Le fonctionnement de l'entrée OE n'affecte pas l'état des registres Cela permet l'usage de résistances pour limiter le courant et interfacer les entrées aux tensions de VCC en excès

• Registre à décalage avec remise à zéro Direct.
• Fréquence Shift out 100MHz
• Courant de fuite de ±1μA
• Courant de sortie ±10μA Off-state
• Courant d'alimentation de 160μA

Avertissements

La demande du marché pour ce produit a entraîné un allongement des délais. Les dates de livraison peuvent fluctuer. Produit exempt de remises.