Imprimer la page
S71KL256SC0BHB000
Boîtier multi-puces, DDR, 8 bits, DRAM 64 Mbits, 100MHz, 3V, -40°C à 105°C, FBGA-24
L'image a des fins d'illustration uniquement. Veuillez lire la description du produit.
1 352 En Stock
Vous en voulez davantage ?
Livraison sous 1 à 2 jours ouvrables
Commandez avant 17h00 pour bénéficier de l’expédition standard
| Quantité | Prix (hors TVA) |
|---|---|
| 1+ | 17,070 € |
| 10+ | 15,800 € |
| 25+ | 14,900 € |
| 50+ | 14,600 € |
| 100+ | 14,300 € |
Prix pour :Pièce
Minimum: 1
Multiple: 1
17,07 € (sans TVA)
Ajouter Référence Interne / Note à la ligne
Ajouté à votre confirmation de commande, à votre facture et à votre note d’expédition pour cette commande uniquement.
Ce numéro sera ajouté à la confirmation de commande, à la facture, au bon d’expédition, à l’e-mail de confirmation Web et à l’étiquette.
Informations produit
FabricantINFINEON
Réf. FabricantS71KL256SC0BHB000
Code Commande4332205
Fiche technique
Type DRAMDDR
Densité DRAM64Mbit
Largeur du bus de données8 bits
Type MCP-
Densité NAND / NOR256Mbit
IC Boîtier/PaquetFBGA
Nombre de broches24Broche(s)
Largeur du bus secondaire-
Tension d'alimentation nominale3V
Fréquence, horloge max..100MHz
Montage CIMontage en surface
Température d'utilisation min-40°C
Température de fonctionnement max..105°C
Gamme de produit-
SVHCNo SVHC (21-Jan-2025)
Aperçu du produit
S71KL256SC0BHB000 is a 3.0V-only Cypress HyperBus MCP. A HyperBus MCP reduces board space and Printed Circuit Board (PCB) signal routing congestion while also maintaining or improving signal integrity over separately packaged memory configurations.
- 256Mb HyperFlash density, 65nm MirrorBit process technology
- 64Mb HyperRAM density
- HyperBus Interface, 1.8V I/O, 12 bus signals, differential clock (CK/CK#)
- 3.0V I/O, 11 bus signals, single ended clock (CK), chip select (CS#), 8-bit data bus (DQ[7:0])
- Bidirectional data strobe/mask, output at the start of all transactions to indicate refresh latency
- Reset, INT# output to generate external interrupt, busy to ready transition
- RSTO# Output to generate system level Power-On Reset (POR), user configurable RSTO# Low period
- 24-ball FBGA package
- Temperature range from -40°C to +105°C (automotive, AEC-Q100 Grade 2)
Spécifications techniques
Type DRAM
DDR
Largeur du bus de données
8 bits
Densité NAND / NOR
256Mbit
Nombre de broches
24Broche(s)
Tension d'alimentation nominale
3V
Montage CI
Montage en surface
Température de fonctionnement max..
105°C
SVHC
No SVHC (21-Jan-2025)
Densité DRAM
64Mbit
Type MCP
-
IC Boîtier/Paquet
FBGA
Largeur du bus secondaire
-
Fréquence, horloge max..
100MHz
Température d'utilisation min
-40°C
Gamme de produit
-
Documents techniques (2)
Législation et Questions environnementales
Pays d'origine :
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :United States
Pays dans lequel la dernière étape de production majeure est intervenue
Pays dans lequel la dernière étape de production majeure est intervenuePays d'origine :United States
Pays dans lequel la dernière étape de production majeure est intervenue
N° de tarif :85423290
US ECCN:3A991.b.1.a
EU ECCN:NLR
Conforme RoHS :Oui
RoHS
Conforme à la norme RoHS Phthalates:Oui
RoHS
SVHC :No SVHC (21-Jan-2025)
Télécharger le certificat de conformité du produit
Certificat de conformité du produit
Poids (kg) :.000001
Traçabilité des produits