S25FL256SAGMFI011

La S25FL256SAGMFI011 est une mémoire flash non volatile MirrorBit® 256Mo, cœur CMOS 3V à avec des E/S polyvalentes et une interface périphérique série avec multi-E/S. Cette famille se connecte à un système hôte via une interface périphérique série (SPI). En outre, la famille FL-S ajoute la prise en charge des commandes de lecture à débit binaire double pour SIO, DIO et QIO qui transfèrent l'adresse et lisent les données sur les deux fronts d'horloge. L'architecture Eclipse comprend un buffer de programmation de pages qui permet de programmer jusqu'à 128 mots (256 octets) ou 256 mots (512 octets) en une seule opération, ce qui permet une programmation et un effacement plus rapides que les algorithmes de programmation ou d'effacement SPI de la génération précédente. L'exécution de code directement à partir de la mémoire flash est souvent appelée Execute-In-Place ou XIP. En utilisant des périphériques FL-S à des fréquences d'horloge plus élevées avec des commandes QIO ou DDR-QIO, le taux de transfert de lecture d'instruction peut correspondre ou dépasser les mémoires flash NOR, asynchrones et NOR traditionnelles tout en réduisant considérablement le nombre de signaux.

• Polarité d'horloge SPI et mode de déphasage 0 et 3
• Jeu de commandes d'E/S multiples et encombrement compatible avec la famille S25FL-P SPI
• Interface Flash commune (CFI) pour les informations de configuration
• Quatre entrées QPP (Quad Page Programming) pour les systèmes d'horloge lente
• Endurance de cycle - 100 000 cycles d'effacement de programme sur tous les secteurs typiques
• Conservation des données - 20 ans de conservation typique
• Réseau programmable une seule fois (OTP) de 1024 octets
• Bits de registre d'état pour contrôler la protection contre une programmation/effacement d'une gamme contiguë de secteurs
• Protection individuelle du secteur contrôlée par le code de démarrage ou un mot de passe
• Technologie MirrorBit 65nm avec architecture Eclipse™