AS4C32M16SC-7TIN

L'AS4C32M16SC-7TIN est une DRAM synchrone, quatre banques organisée en 4 banques x 8 Mbit x 16. Ce circuit synchrone atteint des taux de transfert de données haut débit pour les latences CAS en utilisant une architecture de puce qui pré-récupère plusieurs bits, puis synchronise les données de sortie avec une horloge système. Le circuit est conçu pour être conforme à toutes les normes industrielles définies pour les produits DRAM synchrones, à la fois électriquement et mécaniquement. Tous les circuits de contrôle, d'adresse, d'entrée de données et de sortie sont synchronisés avec l'horloge à front positif fournie en externe. L'utilisation des quatre banques de mémoire de manière entrelacée permet aux opérations d'accès aléatoire de se produire à un taux plus élevé que celui possible avec les DRAM standard. Un débit de données séquentiel et sans interruption est possible en fonction de la longueur de la rafale, de la latence CAS et du niveau de vitesse de l'appareil.

• Entièrement synchrone avec le front d'horloge positif, fréquence d'horloge rapide: 133MHz
• Lecture en rafale multiple avec opération d'écriture unique
• Quatre banques contrôlées par BA0 et BA1, masque de données pour le contrôle des octets (x16, x32)
• Registres mode programmable, latence CAS: 1, 2 ou 3, durée de la rafale: 1, 2, 4, 8 ou page complète
• Commande de précharge automatique et contrôlée, Interface LVTTL
• Rafraîchissement automatique et auto-rafraîchissement, 8192 cycles de rafraîchissement/64ms (7,8µs) T ≦ 85°C
• Mode de mise hors tension, masque de données pour le contrôle de lecture/écriture (x8, x16, x32)
• Adresse de colonne aléatoire tous les CLK (règle 1-N), Alimentation +3,3V ±0,3V
• Boîtier TSOP II, 54 broches
• Température industrielle de -40°C à 85°C