AS4C2M32SA-6TIN

La SDRAM AS4C2M32SA-6TIN 64Mo est une DRAM synchrone CMOS haute vitesse contenant 67 108 864 bits. Elle est configurée en interne comme une quad DRAM 512K x 32 avec une interface synchrone (tous les signaux sont enregistrés sur le front positif du signal d'horloge, CLK). Chacune des banques de 512K x 32 bits est organisée en 2048 rangées x 256 colonnes de 32 bits. Les accès en lecture et écriture à la SDRAM sont orientés Burst; Les accès commencent à un emplacement sélectionné et continuent pour un nombre d'emplacements programmé dans une séquence programmée. Les accès commencent par l'enregistrement d'une commande d'activation de banque qui est ensuite suivie d'une commande de lecture ou d'écriture. Une fonction de précharge automatique peut être activée pour fournir une précharge de ligne auto-chronométrée qui est initiée à la fin de la séquence de rafale. Grâce à un registre de modes programmables, le système peut choisir les modes les plus adaptés pour maximiser ses performances. Elle est particulièrement adaptée aux applications nécessitant des bande passante de mémoire élevées.

• Fonctionnement entièrement synchrone, architecture pipeline interne
• Quatre banques internes (512K x 32 bits x 4 banques)
• Mode programmable, Latence CAS: 2 ou 3, durée de la rafale: 1, 2, 4, 8, ou page complète
• Quatre banques internes (512K x 32 bits x 4 banques)
• Rafraîchissement automatique et auto-rafraîchissement, 4096 cycles de rafraîchissement/64ms
• Alimentation +3.3V± 0.3V
• Interface LVTTL
• 2M x 32 org, horloge maximale de 166MHz
• Boîtier TSOP II, 86 broches
• Température industrielle de -40°C à +85°C