74HC595D,118

Le 74HC595D,118 est un registre à décalage 8 bits, entrée série, sortie série ou parallèle avec verrous de sortie, 3 états. Le composant dispose d'une entrée série (DS) et d'une sortie série (Q7S) pour permettre la mise en cascade et une entrée de réinitialisation asynchrone, (actif à l'état bas) MR. Un LOW-on (actif à l'état bas) MR réinitialisera le registre à décalage. Les données sont décalées sur les transitions bas vers haut sur l'entrée SHCP. Les données dans le registre à décalage sont transférées vers le registre de stockage lors d'une transition bas vers haut sur l'entrée STCP. Si les deux horloges sont reliées ensemble, à chaque impulsion d'horloge le registre à décalage est en avance par rapport au registre de stockage. Les données du registre de stockage apparaissent à la sortie lorsque l'entrée d'activation de sortie (active à l'état bas) (OE) est BAS. OE HAUT (actif à l'état bas) provoque le passage des sorties à un état OFF, haute impédance. Le fonctionnement de l'entrée OE n'affecte pas l'état des registres Entrée comprennent des diodes de maintien Convient pour la conversion de données série-parallèle, les applications de registre de maintien de contrôle à distance.

• Entrée 8 bits Série
• Sortie 8 bits série ou parallèle
• Registre de stockage avec sorties 3 états
• Registre à décalage avec remise à zéro Direct.
• Décalage de fréquence 100MHz Typ. et fréquence max. de 108MHz à VCC = 6V
• Large plage de tension d'utilisation de 2V à 6V
• Faible dissipation de puissance CMOS
• Forte immunité au bruit
• Boîtier SO 16 broches
• Plage de température de -40°C à +125°C

Avertissements

La demande du marché pour ce produit a causé un allongement des délais, les dates de livraison peuvent fluctuer